借来的高性能

Thumb指令集的成功让ARM核变得足够便宜以至于无处不在，但无处不在意味着应用场景的急剧扩展，而扩展的应用场景需要更强大的性能，更强大的性能需要更复杂的设计，更复杂的设计推高成本，成本上升侵蚀Thumb赢得的价格优势。在1995年的春天，ARM内部是否拥有打赢这场性能战役所需的全部能力，仍然是一个悬而未决的问题。

剑桥办公室的文件柜里保存着一份标注日期为1995年2月的技术评估报告。这份报告的撰写者是ARM当时的首席架构师迈克·穆勒，内容是针对ARM7TDMI性能上限的系统性分析。穆勒在报告中逐项列举了制约执行核心吞吐率的瓶颈：三级流水线在分支指令上的两个周期损失、单发射结构对指令级并行性的浪费、直接映射缓存在特定访问模式下的冲突失效。报告的结论简洁而不留情面——在现有微架构框架内继续优化，性能提升的空间不超过百分之三十。

要突破这个天花板，ARM需要一套全新的设计方法论，而这种方法论要求工程团队具备ARM尚不具备的能力：深流水线设计经验、动态调度逻辑的验证工具、高速缓存一致性协议的实现知识。这份报告从未公开发表。它在ARM内部流传的范围仅限于技术管理层，随后便被归入档案柜，成为那个时期ARM能力边界的一份沉默的证词。但它的存在本身说明了一件事：ARM的工程师清楚地知道自己的局限。他们不是在盲目乐观中走向嵌入式市场的扩张，而是在对自身能力缺口的清醒认识中，寻找着外部的解决方案。

这个外部解决方案，在穆勒的报告完成几个月后，以一份来自大西洋彼岸的技术授权申请函的形式，被摆上了ARM管理层的会议桌。数字设备公司（Digital Equipment Corporation，DEC）在1995年初正式向ARM提出授权请求，希望获得ARM架构的完整使用权，用于开发一款面向嵌入式市场的高性能处理器。

对于半导体行业之外的人而言，DEC这个名字或许只是一个正在衰落的小型机厂商。但对于处理器设计领域的工程师来说，DEC意味着一个完全不同的技术层级。在整个1980年代和1990年代初期，DEC的Alpha系列微处理器一直是高性能RISC设计的基准线。1992年发布的Alpha 21064率先突破了200MHz的运行频率，其超标量发射机制、乱序执行引擎和深流水线结构，将同时代的MIPS、SPARC和PA-RISC远远甩在身后。DEC位于马萨诸塞州哈德逊的半导体工程中心拥有一批世界顶级的处理器设计师，他们处理的是大型机和工作站级别的性能需求，面对的工程问题是ARM在剑桥的团队从未接触过的——多处理器缓存一致性协议、精确异常处理与乱序执行的交互、GHz级时钟树的信号完整性。这些人不缺乏设计高性能处理器的能力，他们缺乏的是一个足够简单、足够清洁的指令集架构，可以将他们的微架构技术从Alpha的复杂语义约束中解放出来。

DEC的困境在1995年已经十分明显。公司在小型机市场的收入以每年超过百分之二十的速度萎缩，个人计算机和工作站的兴起正在从两端挤压其传统业务。Alpha处理器虽然在性能上持续领先，但始终无法突破高端服务器和工作站的狭窄市场，其高功耗和昂贵的生态系统成本使得它根本无法进入正在快速增长的嵌入式领域。DEC的半导体部门拥有世界级的工程团队和制造设施，却在财务上持续失血。1994财年，DEC报告了超过二十亿美元的亏损，其股价从1980年代末的高点跌去了近百分之八十。

DEC半导体部门的负责人丹·多伯普尔（Dan Dobberpuhl）在1994年底开始寻找一条不同的技术路线。多伯普尔是Alpha 21064的首席架构师，在DEC内部拥有极高的技术权威。他的判断建立在一个简单的逻辑之上：DEC在微架构设计上的深厚积累，如果能够与一个足够精简的指令集架构相结合，完全有可能在嵌入式市场创造出性能功耗比远超任何现有产品的处理器。Alpha架构本身的复杂度——特权级别、虚拟内存管理、多处理器同步原语——在嵌入式场景中绝大部分是冗余的，只会增加功耗和设计难度。而ARM架构，那个来自剑桥的简洁设计，恰好剥离了所有这些不必要的复杂度，只保留了最核心的指令集语义。

多伯普尔在1995年初派出一个技术小组前往剑桥，对ARM架构进行详细的技术评估。这个小组的成员包括Alpha项目的资深微架构设计师和高速缓存设计专家。他们花了两周时间研读ARM的指令集手册和ARM7TDMI的实现文档，得出的结论比多伯普尔预期的更加乐观。ARM指令集的正交性、固定长度编码和Load/Store架构，使得流水线控制逻辑远比Alpha简单。这意味着DEC的工程师可以在ARM架构上实现更激进的微架构技术——更深的流水线、更复杂的发射逻辑、更精密的缓存层次——而不必担心指令集语义带来的实现负担。评估小组的负责人回到哈德逊后提交了一份技术备忘录，其中一句关键判断是：“这个架构为微架构创新留出的空间，比Alpha更大。”

DEC的授权申请在ARM内部引发了复杂的讨论。从商业角度看，一家顶级半导体公司愿意为ARM架构投入工程资源，这是对ARM技术价值的有力背书。从收入角度看，授权费和后续的版税将为ARM带来可观的现金流。但从技术控制力的角度看，DEC的提议意味着ARM将首次面对一个自己无法主导的架构演化分支。DEC要做的不是集成ARM7TDMI的硬核，而是从零开始设计一个全新的ARM兼容处理器——使用DEC自己的微架构方案、设计工具、工艺库和制造设施。ARM的工程师将无法介入核心设计决策，无法审核微架构的实现质量，甚至无法在流片前看到完整的RTL代码。

这是一种借来的能力。ARM借用了DEC的工程团队、设计经验和制造资源，但同时也借出了对自己架构的控制权。对于一家以IP授权为核心商业模式的公司而言，这种交换的长期风险是显而易见的：如果DEC能够设计出性能远超ARM自身产品的处理器，那么ARM作为架构所有者的技术权威将受到侵蚀；如果DEC的处理器在市场上获得成功，其他被授权方可能也会要求获得同样的自主设计权，从而将ARM架空为一个纯粹的名义架构持有者。

但这些风险在1995年的春天被暂时搁置了。ARM的管理层做出了一个务实的判断：公司当前最紧迫的任务是证明ARM架构在性能维度上的竞争力。如果ARM7TDMI之后的下一个性能台阶必须依赖外部能力来实现，那么DEC就是当下最好的选择。经过数月的谈判，双方达成了授权协议。DEC获得了ARM架构的完整授权，将独立开发一款代号为“StrongARM”的处理器。协议中明确了ARM的版税收入比例，但关于技术审核权和设计指导权的条款，被有意地保持在一种模糊的状态。

多伯普尔为StrongARM项目组建了一支精干的设计团队，核心成员几乎全部来自Alpha项目。这些人精通超标量设计、动态调度和高速缓存一致性协议——这些技术此前从未被应用于ARM架构。他们面对的是一块近乎空白的画布：ARM指令集的简洁性意味着他们不需要像在Alpha项目中那样处理复杂的特权级别转换、虚拟内存地址翻译和多处理器同步问题，但同时也意味着他们必须在极简的指令集语义之上，构造出一台能够持续填充执行流水线的高性能机器。

设计工作的起点是对ARM指令集执行特征的重分析。ARM7TDMI的三级流水线——取指、译码、执行——将寄存器文件读取、ALU运算和结果写回全部压缩在执行级内完成。这种设计的优点是控制逻辑简单、分支延迟短，但代价是执行级的关键路径太长，严重限制了时钟频率的提升空间。在0.35微米CMOS工艺下，ARM7TDMI的执行级延迟决定了其最高频率只能停留在40MHz左右。要突破这个限制，必须将执行级进一步切分。

StrongARM的微架构最终采用了五级整数流水线：取指、译码、执行、缓存访问、写回。这个结构与经典的RISC五级流水线在表面上相似，但每一级的实现都被DEC的工程师进行了彻底的重新设计。取指级包含了动态分支预测器——一个256项的分支历史表，记录每条分支指令最近两次的跳转行为，用两位饱和计数器来预测下一次跳转的方向。在ARM7TDMI中，条件分支指令在译码级被解析后，如果发生跳转，已经进入取指级和译码级的后续指令必须被冲刷，导致两个周期的性能损失。StrongARM的分支预测器在取指级就做出预测，当预测正确时——实际正确率超过百分之八十五——分支指令不再造成任何流水线气泡。

执行级的设计体现了DEC工程师在超标量设计上的深厚积累。StrongARM并非完全的超标量处理器——它没有寄存器重命名、重排序缓冲和复杂的唤醒逻辑——但它采用了一种有限的双发射策略。在特定条件下，处理器可以同时发射一条整数运算指令和一条访存指令。这个设计选择经过了仔细的量化权衡。DEC的工程师分析了大量嵌入式程序的指令序列特征，发现“运算-访存”指令对出现的频率远高于其他指令组合。通过在执行级中增加一个独立的访存流水线阶段，并在译码级增加简单的资源冲突检测逻辑，StrongARM可以以很小的硬件成本捕捉到程序中相当比例的指令级并行性。

缓存系统同样经历了根本性的重构。ARM7TDMI通常配备4KB或8KB的统一缓存，采用直接映射结构。当两个频繁访问的内存地址映射到同一个缓存行时，直接映射缓存会发生冲突失效，导致频繁的缓存行替换和性能抖动。StrongARM将指令缓存和数据缓存分离，各自为16KB，均采用32路组相联结构。组相联映射允许每个缓存行位置容纳多个可能的内存地址，大幅降低了冲突失效的概率。数据缓存还实现了写回策略——处理器写入数据时只更新缓存行，不立即写回主存，直到该缓存行被替换时才执行写回操作。对于一个100MHz的处理器而言，每次片外访存可能消耗五到十个处理器周期，写回策略减少的片外访存次数直接转化为性能提升。

这些微架构技术的注入，使得1996年2月5日正式发布的SA-110处理器交出了一份令整个嵌入式行业震惊的性能数据。在100MHz运行频率下，SA-110达到了185 Dhrystone MIPS的整数性能。同期ARM7TDMI在40MHz下的整数性能约为28 MIPS。即使将频率差异归一化，StrongARM的单周期指令吞吐效率也比ARM7提高了近一倍。更关键的是，SA-110的典型功耗仅为500毫瓦——以0.35微米CMOS工艺实现，这个功耗水平意味着它可以被集成进电池供电的手持设备中，而无需主动散热。

SA-110的性能评测报告在1996年春季迅速传遍了嵌入式系统行业。在此之前，32位嵌入式处理器的性能层级大致是清晰的：ARM7TDMI占据低功耗、中等性能区间，MIPS的嵌入式版本提供更高性能但功耗相应增加，PowerPC和x86的嵌入式衍生型号则处于性能和功耗的更高位置。StrongARM的出现彻底打破了这个层级——它以接近工作站级处理器的整数性能，却维持着嵌入式级别的功耗预算。对于需要处理图形用户界面、通信协议栈或实时音视频编解码的嵌入式系统制造商而言，SA-110突然将一个此前不可企及的性能层级纳入了可选范围。

苹果公司是SA-110最早的采用者之一。1997年推出的MessagePad 2000手持设备——运行Newton操作系统，需要处理手写识别、图形渲染和红外通信等计算密集型任务——选择了SA-110作为处理器。ARM7TDMI的性能无法满足Newton 2.0操作系统的响应延迟要求，而SA-110的整数性能恰好填补了这个空白。MessagePad 2000的处理器选型决策，预示了ARM架构在未来移动计算设备中的核心地位，但这一预言的实现路径，远非当时任何人所能预见。

SA-110的发布在ARM公司内部引发的反应是双重的。一方面，它证明了ARM指令集架构完全具备承载高性能实现的潜力——这一点在此之前只是一个理论上的推论，从未被实际验证。另一方面，证明这一点的不是ARM自己的工程团队，而是一个来自数千英里之外、拥有ARM无法企及的微架构设计能力的外部团队。ARM的工程师仔细研读了SA-110的技术手册，他们不得不承认，DEC在动态分支预测、组相联缓存和有限双发射等技术上的实现质量，远超剑桥团队的经验范围。这些技术ARM的工程师都能在学术文献中读到，但从文献到硅片的工程鸿沟，需要的是另一种完全不同的组织能力——大规模设计团队的协调机制、深亚微米工艺下的时序收敛方法、复杂验证环境的构建经验。这些能力无法通过阅读论文获得，只能在大型项目的实践中积累。

穆勒在SA-110发布后的一份内部技术备忘录中，对StrongARM的微架构进行了逐项分析。他指出，DEC的工程师在多个关键设计决策上做出了与ARM团队预想不同的选择，而这些选择在性能上被证明是更优的。这份备忘录的语气是分析性的，不带有情绪化的措辞，但它隐含的结论是清晰的：StrongARM证明了ARM架构的性能潜力远超其创造者的最初估计，但也暴露了ARM自身在挖掘这种潜力方面的能力缺口。如果ARM架构的高性能演化必须依赖外部团队来推动，那么ARM公司在整个ARM生态中的核心地位将面临结构性的挑战。

这种挑战在SA-110发布后不久便开始显现。DEC的销售团队开始直接接触ARM的传统客户，他们的推销逻辑简洁有力：如果你们需要更高的性能，不需要等待ARM公司缓慢地迭代他们的处理器核，DEC已经提供了现成的解决方案，而且性能领先了整整一代。对于许多嵌入式系统制造商而言，这个逻辑是有说服力的。他们关心的是产品的上市时间和性能竞争力，而不是ARM生态内部的权力分配。如果DEC能够提供比ARM公司更好的ARM处理器，他们没有理由拒绝。

ARM公司发现自己处于一个经典的平台治理困境中。授权模式的核心优势在于将工程风险外部化——ARM不需要承担芯片设计和制造的巨大成本，而是通过版税收入从被授权方的成功中获益。但授权模式的风险在于，过于强大的被授权方可能反过来威胁架构所有者的控制力。如果DEC能够持续推出性能远超ARM自身产品的处理器，其他被授权方可能会要求获得同样的自主设计权，ARM的技术路线图将逐渐失去对生态的引导能力。更糟糕的是，如果DEC决定在某些产品线上偏离ARM的指令集标准——增加私有扩展指令、修改协处理器接口或调整内存模型——ARM架构的软件兼容性将面临碎片化的风险。

然而，就在StrongARM的技术声望达到顶峰时，其承载的公司结构开始出现裂缝。而这场裂缝的扩大速度，超出了ARM管理层最悲观的预期。

然而，就在StrongARM的技术声望达到顶峰时，其承载的公司结构开始出现裂缝。而这场裂缝的扩大速度，超出了ARM管理层最悲观的预期。

DEC的财务状况在1995年至1997年间以加速度恶化。公司在小型机市场的收入以每年超过百分之二十的速度萎缩，VAX和Alpha服务器在与Sun和惠普的竞争中持续丢失份额。个人计算机市场的崛起正在从根本上侵蚀DEC赖以生存的商业模式——企业客户不再需要昂贵的小型机来运行专有软件，基于x86的PC服务器和Windows NT操作系统提供了足够的能力和更低的总体拥有成本。Alpha处理器虽然在技术上持续领先，但其高昂的研发投入和有限的出货量之间形成了不可持续的财务缺口。1997年，DEC报告了数十亿美元的亏损，其股价跌至十年来的最低点。公司的董事会开始认真考虑出售半导体业务。这个部门虽然拥有世界级的工程团队和马萨诸塞州哈德逊的先进晶圆厂，但已经无法在财务上自给自足。

1997年夏天，美国半导体行业开始流传一个消息：DEC正在为其半导体部门寻找买家。潜在的收购方名单上出现了英特尔、摩托罗拉和几家亚洲半导体公司的名字。对于ARM公司而言，这个消息意味着一个严峻的战略问题：如果StrongARM的技术资产落入竞争对手之手，ARM架构的高性能分支将何去何从？ARM的管理层试图评估各种可能的收购情景。如果摩托罗拉收购了DEC的半导体业务，StrongARM可能与摩托罗拉自己的PowerPC嵌入式产品线产生冲突，最终可能被边缘化或终止。如果一家亚洲半导体公司成为买家，StrongARM可能因为缺乏持续的顶级研发投入而逐渐落后于ARM自身的技术演进。最复杂的情景是英特尔——这家x86架构的所有者如果获得了StrongARM的技术和团队，将同时拥有两个处理器架构的高性能实现能力。英特尔会如何处置ARM架构的授权？是继续投入，还是将其雪藏以保护x86在嵌入式市场的潜在扩张空间？

这些问题在1997年秋天得到了明确的答案。1997年10月，英特尔宣布将以7亿美元收购DEC的半导体制造设施和StrongARM业务。这项交易包括了哈德逊的晶圆厂、StrongARM的知识产权、相关的工程团队，以及DEC持有的ARM架构授权。英特尔由此成为ARM生态中的一个新的被授权方——而且是所有被授权方中体量最大、技术资源最雄厚的一个。

英特尔的收购在ARM公司内部引发了复杂的反应。从商业角度看，全球最大的半导体公司成为ARM的被授权方，这是对ARM架构市场价值的有力背书。英特尔的加入意味着ARM生态的边界被扩展到了一个此前无法触及的层级——在此之前，没有一家x86生态的核心参与者认真对待过ARM架构。但从技术控制力的角度看，StrongARM落入英特尔之手意味着ARM在高性能分支上的话语权将进一步减弱。英特尔拥有自己的处理器设计方法、自己的工艺技术路线图、自己的战略优先级——ARM架构在英特尔的版图中将占据什么位置，完全取决于英特尔的商业计算，而非ARM公司的意愿。

英特尔对StrongARM的整合方式很快印证了这种担忧。收购完成后，英特尔将StrongARM重新命名为XScale，并为其规划了一条独立的技术路线图。XScale的后续产品将采用英特尔自己的工艺技术和设计方法论，与ARM公司在剑桥开发的主流ARM核渐行渐远。英特尔在2000年推出的XScale PXA210应用处理器，运行频率达到了200MHz，集成了LCD控制器、音频编解码接口和多种通信外设。其设计理念已经与ARM公司同期推出的ARM9系列产生了显著差异——XScale追求的是更高的单线程性能和更丰富的片内集成，而ARM9仍然坚持低功耗、小面积和可授权性的优先原则。

从技术演化的角度看，XScale代表了ARM指令集架构在性能维度上的一次激进实验。英特尔的工程师继承了DEC团队在微架构设计上的积累，并进一步引入了更深的流水线、更复杂的动态调度逻辑和更精密的功耗管理技术。XScale处理器在后续迭代中最终达到了1.25GHz的运行频率——这个数字是ARM7TDMI最初设计频率的三十倍以上。它证明了精简指令集在性能扩展性上并不存在根本性的天花板，只要有足够的工程资源投入，ARM架构可以覆盖从毫瓦级微控制器到千兆赫级应用处理器的整个性能谱系。

但XScale也暴露了这种外部嫁接式技术演化的问题。因为它独立于ARM公司的主流架构路线图，XScale的微架构创新——那些深流水线设计技术、动态电压频率调节方案、智能缓存预取算法——从未回流到ARM公司的核心设计中。XScale成为了一条平行的演化支流，与ARM生态的主干保持着指令集兼容，但在实现技术上却日益疏远。当ARM公司在2000年代初期开始规划ARM11和Cortex-A系列时，他们的起点仍然是ARM7TDMI和ARM9的简单流水线，而不是XScale已经验证过的深流水线设计方法。技术知识的转移被组织边界和竞争关系所阻断。

这种阻断有其结构性原因。英特尔收购StrongARM的动机从来不是成为ARM生态的忠实成员——英特尔的战略核心始终是x86架构，XScale只是其在移动和嵌入式市场的一个战术性布局。当英特尔自己的工程师在XScale上验证了某些微架构技术后，这些技术的更成熟版本往往会首先出现在英特尔的x86处理器中，而不是被分享给ARM公司。ARM与英特尔之间的关系，与其说是合作伙伴，不如说是某种心照不宣的竞争者——双方都在利用对方的存在来测试市场的边界，但都不愿意让对方获得真正的技术优势。

2006年，英特尔做出了一个令整个嵌入式行业意外的决定：将XScale业务整体出售给Marvell科技集团。这一决定的直接原因是英特尔在移动处理器市场持续亏损——尽管XScale在技术上具有竞争力，但它始终无法在智能手机和PDA市场中获得足够的出货量来覆盖英特尔的运营成本。更深层的原因在于，英特尔意识到移动计算市场的利润结构与其以x86为核心的商业模式存在根本性冲突。x86处理器的高毛利依赖于PC和服务器的规模经济，而移动处理器的单价和毛利率远低于这一水平。维持两条平行的处理器产品线，对英特尔的财务而言是一种持续的资源错配。

Marvell接手XScale后继续推出了几代基于ARM架构的应用处理器，但XScale的技术演化速度明显放缓。脱离了DEC和英特尔世界级的微架构团队，XScale逐渐从一个技术先锋沦为一个普通的ARM授权实现。到2010年代初期，当高通、苹果和三星等公司开始基于ARM的Cortex-A系列开发自己的高性能应用处理器时，XScale已经失去了曾经的技术领先地位。一条曾经引领高性能ARM实现的技术支流，因为承载它的公司结构的三次断裂——DEC的财务崩溃、英特尔的战略转向、Marvell的资源限制——而耗尽了演化的动能。

SA-110芯片的显微照片至今仍能在半导体历史档案中找到。在显微镜下，可以看到0.35微米工艺的铝互连层，规则的缓存阵列占据着芯片面积的近一半，执行核心的随机逻辑区域呈现出手工布局的痕迹。对于一名处理器设计师而言，这张照片讲述的是一个技术嫁接的故事：DEC的工程师将他们在Alpha项目中积累的微架构技术，小心翼翼地移植到了一个来自剑桥的指令集架构之上。每一处电路设计的选择——五级流水线的切分位置、分支预测器的表项数量、双发射的条件判断逻辑——都记录着他们对性能与功耗之间权衡的理解。

但在这张照片之外，还有另一层故事。SA-110的设计团队在1997年DEC出售半导体业务时被拆散。一部分工程师跟随XScale进入了英特尔，在俄勒冈和亚利桑那的园区中继续从事ARM处理器的开发。另一部分工程师则转投其他半导体公司。多伯普尔本人后来与他人共同创立了P.A. Semi，一家专注于低功耗PowerPC处理器设计的公司，该公司在2008年被苹果收购，其技术最终融入了苹果自研处理器的血脉之中。StrongARM团队所积累的工程知识——关于如何平衡流水线深度与分支预测精度，如何在缓存容量与访问延迟之间做折中，如何设计一个既省面积又足够灵活的执行核心——以一种分散而间接的方式，渗透进了半导体产业的多个角落。

这种知识的扩散，是技术史上一个反复出现的模式。一个具体的技术产品因为承载它的公司的财务失败而中断了直接的演化路径，但创造这个产品的工程师们带着他们获得的隐性知识流动到了其他组织和项目中。这些隐性知识无法被写进专利或技术手册，只能通过人的流动来传递。从这个意义上说，StrongARM并未真正消亡，它只是被分解、稀释，然后以不可追踪的方式重新组合进后来的技术体系中。

对于ARM公司而言，StrongARM留下的最持久遗产不是任何具体的技术方案，而是一个被反复验证的认识：精简指令集的性能边界，远远超出其早期倡导者的估计。当帕特森和弗伯在1980年代设计RISC-I和ARM1时，他们关注的是如何用最少的晶体管实现一个可用的32位处理器。他们并未认真考虑过超标量发射、动态分支预测、乱序执行这些复杂技术是否适用于RISC架构——那些技术在当时看来属于大型机和工作站的专属领域，与RISC所倡导的简单性原则格格不入。但StrongARM证明，这些技术不仅可以应用于RISC架构，而且在RISC的简洁指令集语义下实现起来反而更加自然。ARM指令的正交性、固定长度编码和Load/Store架构，使得流水线的控制逻辑远比x86这样的CISC架构简单，从而为微架构创新留下了更大的设计空间。

这个认识在1998年之后成为ARM公司制定技术路线图的基本前提。当ARM开始设计ARM10、ARM11以及后来的Cortex-A系列时，他们不再将自己定位为简单的嵌入式处理器核提供商，而是开始系统性地吸收高性能微架构设计的方法论。他们招聘了来自DEC、英特尔、MIPS和Sun的资深处理器设计师，在剑桥和奥斯汀建立了专门的性能分析团队，开始认真对待每一个微架构决策的量化权衡。

StrongARM的短暂辉煌为ARM公司提供了一份存在性证明——ARM架构可以承载远超其创造者想象的计算能力，但这份证明的代价是让ARM公司清楚地看到了自身在释放这种能力上的局限。1998年，当ARM公司的管理层回顾过去三年的技术演化时，他们面对的是一个正在加速膨胀的授权网络。ARM7TDMI的成功使得ARM核嵌入了越来越多的嵌入式系统，StrongARM的成功则证明了ARM架构在性能维度上同样具有竞争力。越来越多的半导体公司开始对ARM授权产生兴趣，而每一家新的被授权方都可能成为ARM生态中一个新的性能突破点——也可能成为又一条脱离ARM公司控制的技术支流。

问题在于，ARM公司如何在授权机器的加速运转中，既充分利用外部工程能力的注入，又不失去对架构演化方向的引导力。SA-110的那份性能评测报告——185 MIPS、500毫瓦、100MHz——此刻已经从一项技术成就的记录，转变为一个关于技术命运受制于资本流向的案例。精简指令集在性能维度上的扩展路径已经被证明是存在的，但这条路径由谁来走、走向何方，取决于ARM公司能否在即将到来的授权模式高速运转期，找到一种方法，将借来的能力转化为自身的能力。